Разборы · RISC-V
RISC-V внутри весов Qwen 3.5: как Gated DeltaNet стала процессору оперативной памятью
29 октября 2026 года на Хабре вышел перевод разбора Qwenputer: в веса Qwen 3.5 4B скомпилирован 32-битный RISC-V, а его ОЗУ служат слои Gated DeltaNet. Разбираем механику, проверки и границы эксперимента.
вчера, 08:21
4 мин чтения
